Huahana Huahana

Ke hoʻomau nei nā mea hana palekana

Ke hoʻomau nei ka ulu ʻana o ka hanauna hou aʻe o ka hoʻokō ʻana i ka palekana o ka ʻoihana a ke hoʻololi nei i ka hoʻololi ʻana mai ke kākoʻo a hiki i ka hoʻokō inline.Me ka hoʻomaka ʻana o ka 5G deployments a me ka piʻi nui ʻana o ka nui o nā mea pili, aia kahi koi wikiwiki i nā hui e nānā hou a hoʻololi i ka hoʻolālā i hoʻohana ʻia no ka hoʻokō palekana.Ke hoʻololi nei ka 5G throughput a me nā koi latency i nā ʻoihana komo, ʻoiai i ka manawa like e koi ai i ka palekana hou.Ke alakaʻi nei kēia hoʻololi i nā hoʻololi hou i ka palekana pūnaewele.

1. L2 kiʻekiʻe (MACSec) a me L3 palekana throughputs.

2. ka pono no ka nānā 'ana i nā kulekele ma ka 'ao'ao/aoao komo

3. ka palekana ma muli o ka noi e koi ana i ka hoʻonui ʻana a me ka pilina.

4. ka hoʻohana ʻana i ke aʻo ʻana o AI a me ka mīkini no ka ʻike wānana a me ka ʻike malware

5. ka hoʻokō ʻana i nā algorithms cryptographic hou e alakaʻi ana i ka hoʻomohala ʻana i ka post-quantum cryptography (QPC).

Me nā koi i luna aʻe, ua hoʻohana nui ʻia nā ʻenehana pūnaewele e like me SD-WAN a me 5G-UPF, e koi ana i ka hoʻokō ʻana i ka slicing pūnaewele, ʻoi aku ka nui o nā kahawai VPN, a me ka hoʻohālikelike ʻana i ka packet hohonu.I kēia manawa o ka hoʻokō ʻana i ka palekana o ka pūnaewele, mālama ʻia ka hapa nui o ka palekana noi me ka hoʻohana ʻana i nā polokalamu e holo ana ma ka CPU.ʻOiai ua hoʻonui ʻia ka hana CPU ma ke ʻano o ka nui o nā cores a me ka mana hana, ʻaʻole hiki ke hoʻopau ʻia ka piʻi ʻana o nā koi throughput e kahi hoʻokō polokalamu maʻemaʻe.

Ke hoʻololi mau nei nā koi palekana noiʻi e pili ana i nā kulekele, no laila hiki i ka hapa nui o nā hāʻina i loaʻa ma waho o ka papa ke mālama i kahi pūʻulu paʻa o nā poʻomanaʻo a me nā protocol encryption.Ma muli o kēia mau palena o ka lako polokalamu a me ka hoʻokō ʻana i hoʻokumu ʻia ma ka ASIC, hāʻawi ka lako polokalamu a me ka maʻalahi i ka hopena kūpono no ka hoʻokō ʻana i ka palekana noiʻi e pili ana i nā kulekele a hoʻonā i nā luʻina latency o nā hale hoʻolālā papahana NPU.

Loaʻa i ka SoC maʻalahi kahi kikowaena pūnaewele paʻakikī, IP cryptographic, a me ka logic programmable a me ka hoʻomanaʻo e hoʻokō ai i nā miliona o nā lula kulekele ma o ka hoʻoili ʻana i nā noi mokuʻāina e like me TLS a me nā ʻenekini huli ʻōlelo maʻamau.

ʻO nā mea hoʻololi kūpono ke koho kūpono

ʻO ka hoʻohana ʻana i nā polokalamu Xilinx i nā polokalamu palekana o ka hanauna e hiki mai ana ʻaʻole wale e kamaʻilio i nā pilikia throughput a me ka latency, akā ʻo nā pono ʻē aʻe e pili ana i ka ʻae ʻana i nā ʻenehana hou e like me nā hiʻohiʻona aʻo mīkini, Secure Access Service Edge (SASE), a me ka post-quantum encryption.

Hāʻawi nā polokalamu Xilinx i ke kahua kūpono no ka wikiwiki ʻana o ka ʻenehana no kēia mau ʻenehana, no ka mea ʻaʻole hiki ke hoʻokō ʻia nā koi o ka hana me nā lako polokalamu wale nō.Ke hoʻomau nei ʻo Xilinx i ka hoʻomohala ʻana a me ka hoʻomaikaʻi ʻana i ka IP, nā mea hana, nā lako polokalamu, a me nā hoʻolālā kuhikuhi no nā ʻōnaehana palekana o kēia manawa a me ka hanauna hou.

Eia kekahi, hāʻawi nā polokalamu Xilinx i nā hale hoʻomanaʻo hoʻomanaʻo alakaʻi i ka ʻoihana me ka hoʻokaʻawale ʻana i ka IP hulina palupalu, e hana ana iā lākou i koho maikaʻi loa no ka palekana pūnaewele a me nā noi ahi.

Ke hoʻohana nei i nā FPGA ma ke ʻano he kaʻa kaʻa no ka palekana pūnaewele

Hoʻopili ʻia ke kaʻa i nā mea palekana (firewalls) ma nā pae he nui, a ua hana ʻia ka L2 encryption/decryption (MACSec) ma ka papa loulou (L2) nodes pūnaewele (nā hoʻololi a me nā mea ala).ʻO ka hana ma waho o ka L2 (MAC layer) ka mea maʻamau e komo i ka parsing hohonu, L3 tunnel decryption (IPSec), a me ka hoʻopunipuni SSL me ka TCP/UDP traffic.ʻO ka hoʻoili ʻana i ka packet e pili ana i ka parsing a me ka hoʻokaʻawale ʻana i nā ʻeke e komo mai ana a me ka hoʻoili ʻana i nā puke kaʻa nui (1-20M) me ka throughput kiʻekiʻe (25-400Gb/s).

Ma muli o ka nui o nā kumuwaiwai computing (cores) i koi ʻia, hiki ke hoʻohana ʻia nā NPU no ka hoʻoili ʻana i ka packet wikiwiki kiʻekiʻe, akā ʻaʻole hiki i ka latency haʻahaʻa, kiʻekiʻe ka hana scalable kaʻa kaʻa no ka mea ua hana ʻia ke kaʻa me ka hoʻohana ʻana i nā cores MIPS/RISC a me ka hoʻonohonoho ʻana i kēlā mau cores. ma muli o ko lākou loaʻa paʻakikī.Hiki i ka hoʻohana ʻana i nā mea hana palekana e pili ana i ka FPGA ke hoʻopau pono i kēia mau palena o ka CPU a me ka NPU-based architecture.