LCMXO2-256HC-4TG100C kumu a me ka mea hou me ke kumu kūʻai hoʻokūkū ma ka mea kūʻai aku IC.
Huahana Huahana
| Pbfree Code | ʻAe |
| Rohs Code | ʻAe |
| Māhele Life Cycle Code | ʻeleu |
| Mea Hana Ihs | LATTICE SEMICONDUCTOR CORP |
| Māhele Pūʻolo Code | QFP |
| Hōʻike pūʻolo | LFQFP, |
| Helu Pin | 100 |
| E kiʻi i ka Code Compliance | hoʻokō |
| ECCN Code | EAR99 |
| HTS Code | 8542.39.00.01 |
| Mea Hana Hana Samacsys | Lattice Semiconductor |
| Hiʻona hou | E HANA HOI MA 3.3 V NOMINAL SUPPLY |
| JESD-30 Code | S-PQFP-G100 |
| JESD-609 Code | e3 |
| Ka lōʻihi | 14 mm |
| Ka Papa Hoʻomaʻamaʻa | 3 |
| Ka helu o nā mea hoʻokomo i hoʻolaʻa ʻia | |
| Ka helu o nā laina I/O | |
| Ka helu o nā mea hoʻokomo | 55 |
| Ka helu o nā mea hoʻopuka | 55 |
| Ka helu o nā Terminals | 100 |
| Hana wela-Max | 85 °C |
| Hana wela-Min | |
| Huihui | 0 NA MEA HOOLAHA, 0 I/O |
| Hana Hoʻopuka | HUI |
| Mea Kino Puke | PLASTIK/EPOXY |
| Kāhea pūʻolo | LFQFP |
| Pūʻolo helu kaulike | TQFP100,.63SQ |
| Hui Pūʻolo | KAHIKI |
| Kāhua pūʻolo | FLATPACK, PALAPALA HAAHAA, PITCH PILI |
| Keʻano hoʻopaʻa | PAʻI |
| ʻO ka wela o ke kahe hou ʻana (Cel) | 260 |
| Nā lako mana | 2.5/3.3 V |
| ʻAno Logic Programmable | FLASH PLD |
| Hoʻopaneʻe hoʻolaha | 7.36 ns |
| Kūlana kūpono | ʻAʻole kūpono |
| Noho Kiʻekiʻe-Max | 1.6 mm |
| Voltage-Max | 3.462 V |
| Voltage-Min | 2.375 V |
| Voltage-Nom | 2.5 V |
| Mauna ʻili | ʻAE |
| Papa Mahana | 'ē aʻe |
| Hoʻopau ʻia | ʻO ke kinona (Sn) |
| Puka Pahu | Eheu GULL |
| Kūlana Kūlana | 0.5 mm |
| Kūlana Kūlana | QUAD |
| Manawa@Peak Reflow Mahana-Max (s) | 30 |
| Laulā | 14 mm |
Hoʻolauna Huahana
ʻO ka Complex Programmable Logic Device (CPLD) kahi noi-specific Integrated Circuit (ASIC) i loko o ka LSI (Large Scale Integrated Circuit) Integrated Circuit).He kūpono ia no ka hoʻomalu ʻana i ka hoʻolālā ʻōnaehana kikohoʻe koʻikoʻi, a maʻalahi kona mana lohi.ʻO CPLD kekahi o nā mea ulu wikiwiki loa i nā kaapuni hoʻohui.
Nā ʻāpana o CPLD
ʻO ka CPLD kahi mea hoʻonaʻauao papahana paʻakikī me ka nui a me ka hoʻolālā paʻakikī, nona ka laulā o ka nui-nui.nā kaapuni hoʻohui.
ʻElima mau ʻāpana nui o CPLD: poloka array logic, unit macro, hua hua lōʻihi, programmable wired array and I/O control block.
1. Poloka Array Logical (LAB)
Aia i loko o kahi poloka logical array he 16 macro cell, a he nui nā LABS i hoʻohui pū ʻia e kahi programmable array (PIA) a me kahi pahi honua.
2. ʻāpana macro
ʻO ka ʻāpana macro i loko o ka moʻo MAX7000 he ʻekolu mau poloka hana: kahi ʻano loiloi, kahi matrix koho huahana, a me kahi papa inoa programmable.
3. Hoʻonui ʻia ka manawa huahana
Hiki ke hoʻihoʻi ʻia i hoʻokahi hua huaʻōlelo o kēlā me kēia cell macro i ka papa kuhikuhi.
4. PIA pūnaewele uea hiki ke hoʻolālā
Hiki ke hoʻopili ʻia kēlā me kēia LAB e hoʻokumu i ka loiloi i makemake ʻia ma o ka papahana uea hiki ke hoʻonohonoho ʻia.ʻO kēia kaʻa kaʻa honua he ala programmable hiki ke hoʻohui i kekahi kumu hōʻailona ma ka hāmeʻa i kona wahi e hele ai.
5. I/O poloka mana
Hiki i ka poloka mana I/O ke hoʻonohonoho ponoʻī ʻia kēlā me kēia pine I/O no ka hoʻokomo/puka a me ka hana bidirectional.
Hoʻohālikelike o CPLD a me FPGA
ʻOiai ʻeluaFPGAaCPLDhe mau polokalamu ASIC ka polokalamu a he nui nā ʻano maʻamau, ma muli o nā ʻokoʻa o ke ʻano o CPLD a me FPGA, loaʻa iā lākou nā ʻano ponoʻī:
ʻOi aku ka maikaʻi o 1.CPLD no ka hoʻopiha ʻana i nā algorithms like ʻole a me nā loiloi combinatorial, a ʻoi aku ka maikaʻi o FP GA no ka hoʻopiha ʻana i ka loina sequential.I nā huaʻōlelo ʻē aʻe, ʻoi aku ka maikaʻi o ka FPGA no ka hoʻolālā waiwai flip-flop, ʻoiai ʻoi aku ka maikaʻi o CPLD no ka flip-flop limit a me ka huaʻōlelo waiwai waiwai.
2. ʻO ka hoʻonohonoho hoʻokele hoʻomau ʻana o CPLD e hoʻoholo i ka lōʻihi o kona manawa he ʻano like ʻole a hiki ke wānana, ʻoiai ʻo ka hoʻonohonoho ʻana o ka FPGA i hoʻokaʻawale ʻia e hoʻoholo i ka hiki ʻole ke lohi.
ʻOi aku ka maʻalahi o 3.FPGA ma mua o CPLD i ka hoʻolālā.Hoʻolālā ʻia ʻo CPLD ma ka hoʻololi ʻana i ka hana logic me kahi kaapuni pili kūloko paʻa, ʻoiai ua hoʻolālā ʻia ʻo FPGA ma ka hoʻololi ʻana i ka uwea o ka pilina kūloko.Hiki ke hoʻolālā ʻia ʻo FP GA ma lalo o kahi puka logic, aʻo CPLD ka papahana ma lalo o kahi poloka logic.
4. ʻOi aku ka kiʻekiʻe o ka hoʻohui ʻana o FPGA ma mua o ka CPLD, a ʻoi aku ka paʻakikī o ka hoʻolālā wili a me ka hoʻokō logic.
ʻOi aku ka maʻalahi o 5.CPLD ma mua o FPGA.ʻO ka polokalamu CPLD me ka hoʻohana ʻana i ka ʻenehana E2PROM a i ʻole FASTFLASH, ʻaʻohe chip hoʻomanaʻo waho, maʻalahi e hoʻohana.Eia nō naʻe, pono e mālama ʻia ka ʻike papahana o FPGA i loko o ka hoʻomanaʻo waho, a paʻakikī ke ʻano hoʻohana.
6. ʻOi aku ka wikiwiki o CPLDS ma mua o FPgas a ʻoi aku ka nui o ka wānana manawa.ʻO kēia no ka mea ʻo ka FPGas he papahana pae puka a ua hoʻokaʻawale ʻia nā pilina ma waena o CLBS, ʻoiai ʻo CPLDS nā papahana block-level logic a ua hoʻopili ʻia nā pilina ma waena o kā lākou mau poloka logic.
7．Ma ke ala hoʻonohonoho, hoʻokumu nui ʻia ka CPLD ma E2PROM a i ʻole FLASH hoʻomanaʻo hoʻomanaʻo, nā manawa hoʻonohonoho a hiki i 10,000 mau manawa, ʻo ka pōmaikaʻi ʻo ia ʻaʻole nalowale ka mana o ka ʻōnaehana.Hiki ke hoʻokaʻawale ʻia ʻo CPLD i ʻelua mau ʻāpana: ka hoʻonohonoho ʻana ma ka polokalamu a me ka polokalamu ma ka ʻōnaehana.Hoʻokumu ʻia ka hapa nui o ka FPGA ma ka polokalamu SRAM, nalowale ka ʻike hoʻonohonoho i ka wā e hoʻopau ʻia ai ka ʻōnaehana, a pono e kākau hou ʻia ka ʻikepili hoʻonohonoho i ka SRAM mai waho o ka hāmeʻa i kēlā me kēia manawa i ka mana.ʻO kona pōmaikaʻi, hiki ke hoʻolālā ʻia i kēlā me kēia manawa, a hiki ke hoʻonohonoho koke ʻia i ka hana, i hiki ai ke hoʻokō i ka hoʻonohonoho hoʻoikaika ma ka pae papa a me ka pae ʻōnaehana.
8．Maikaʻi ka hūnā CPLD, maikaʻi ka hūnā FPGA.
9. Ma ka laulā, ʻoi aku ka nui o ka hoʻohana ʻana i ka mana o CPLD ma mua o ka FPGA, a ʻoi aku ka kiʻekiʻe o ka pae hoʻohui, ʻoi aku ka maopopo.
